Autor der Publikation

Design Rule Violation Prediction at Sub-10-nm Process Nodes Using Customized Convolutional Networks.

, , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (10): 3503-3514 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Graceful Register Clustering by Effective Mean Shift Algorithm for Power and Timing Balancing., , , und . ISPD, Seite 11-18. ACM, (2019)Smart grid load balancing techniques via simultaneous switch/tie-line/wire configurations., , , , und . ICCAD, Seite 382-388. IEEE, (2014)Two-dimensional position detection system with MEMS accelerometers, readout circuitry, and microprocessor for padless mouse applications., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (10): 1167-1178 (2005)The nuts and bolts of physical synthesis., , , , , , , , und . SLIP, Seite 89-94. ACM, (2007)Opportunities in power distribution network system optimization: from EDA perspective., und . ISPD, Seite 149-150. ACM, (2014)What makes a design difficult to route., , , , , und . ISPD, Seite 7-12. ACM, (2010)RQL: Global Placement via Relaxed Quadratic Spreading and Linearization., , , , , und . DAC, Seite 453-458. IEEE, (2007)RUMBLE: An Incremental Timing-Driven Physical-Synthesis Optimization Algorithm., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (12): 2156-2168 (2008)Latch Clustering for Timing-Power Co-Optimization., , , und . DAC, Seite 1-6. IEEE, (2020)A Boolean -based layout approach and its application to FPGA routing.. University of Michigan, USA, (2001)