Autor der Publikation

TSV Stress-Aware Full-Chip Mechanical Reliability Analysis and Optimization for 3-D IC.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (8): 1194-1207 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

TSV stress-aware full-chip mechanical reliability analysis and optimization for 3D IC., , , und . Commun. ACM, 57 (1): 107-115 (2014)On Enhancing Power Benefits in 3D ICs: Block Folding and Bonding Styles Perspective., , , , und . DAC, Seite 4:1-4:6. ACM, (2014)TSV Stress-Aware Full-Chip Mechanical Reliability Analysis and Optimization for 3-D IC., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (8): 1194-1207 (2012)Chip/Package Mechanical Stress Impact on 3-D IC Reliability and Mobility Variations., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (11): 1694-1707 (2013)Design Methodologies for Low-Power 3-D ICs With Advanced Tier Partitioning., , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (7): 2109-2117 (2017)Full-chip through-silicon-via interfacial crack analysis and optimization for 3D IC., , , , und . ICCAD, Seite 563-570. IEEE Computer Society, (2011)TSV stress-aware full-chip mechanical reliability analysis and optimization for 3D IC., , , und . DAC, Seite 188-193. ACM, (2011)Design for manufacturability and reliability for TSV-based 3D ICs., , , , , , , und . ASP-DAC, Seite 750-755. IEEE, (2012)Chip/package co-analysis of thermo-mechanical stress and reliability in TSV-based 3D ICs., , und . DAC, Seite 317-326. ACM, (2012)A study of IR-drop noise issues in 3D ICs with through-silicon-vias., und . 3DIC, Seite 1-7. IEEE, (2010)