( en | de | ru )

 

Disambiguierung von "Silberman, Joel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 7-nm Four-Core Mixed-Precision AI Chip With 26.2-TFLOPS Hybrid-FP8 Training, 104.9-TOPS INT4 Inference, and Workload-Aware Throttling.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 57 (1): 182-197 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rosa Silberman

Walter Joel

Artur Joel

Feiga Joelsohn

Katja Joel

 

Weitere Publikationen von Autoren mit dem selben Namen

Designing for a gigahertz guTS integer processor., , , , , , , und . IEEE Micro, 18 (3): 66-74 (1998)Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI., , , , , , , , , und 19 andere Autor(en). IBM J. Res. Dev., 51 (5): 529-544 (2007)A 7nm 4-Core AI Chip with 25.6TFLOPS Hybrid FP8 Training, 102.4TOPS INT4 Inference and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). ISSCC, Seite 144-146. IEEE, (2021)The circuit design of the synergistic processor element of a CELL processor., , , , , , , , , und 3 andere Autor(en). ICCAD, Seite 111-117. IEEE Computer Society, (2005)A 690 ps read-access latency register file for a GHz integer microprocessor., , , , und . ICCD, Seite 6-10. IEEE Computer Society, (1998)A 1.0-GHz single-issue 64-bit powerPC integer processor., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 33 (11): 1600-1608 (1998)Efficient AI System Design With Cross-Layer Approximate Computing., , , , , , , , , und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)Power-Conscious Design of the Cell Processor's Synergistic Processor Element., , , , und . IEEE Micro, 25 (5): 10-18 (2005)"Timing closure by design, " a high frequency microprocessor design methodology., , , , , , , , , und 7 andere Autor(en). DAC, Seite 712-717. ACM, (2000)A 7-nm Four-Core Mixed-Precision AI Chip With 26.2-TFLOPS Hybrid-FP8 Training, 104.9-TOPS INT4 Inference, and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). IEEE J. Solid State Circuits, 57 (1): 182-197 (2022)