( en | de | ru )

 

Disambiguierung von "Liu, Leibo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Constructing Concurrent Data Structures on FPGA with Channels.

, , , , und . FPGA, Seite 172-177. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Kathi Leibold

Kathi Leibold

 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient VLSI architecture of speeded-up robust feature extraction for high resolution and high frame rate video., , , , , und . Sci. China Inf. Sci., 56 (7): 1-14 (2013)Reliability-aware mapping for various NoC topologies and routing algorithms under performance constraints., , , , , und . Sci. China Inf. Sci., 58 (8): 1-14 (2015)MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . Sci. China Inf. Sci., 57 (12): 1-14 (2014)Breaking the Synchronization Bottleneck with Reconfigurable Transactional Execution., , , , und . IEEE Comput. Archit. Lett., 17 (2): 147-150 (2018)An Ultra-High Energy-Efficient Reconfigurable Processor for Deep Neural Networks with Binary/Ternary Weights in 28NM CMOS., , , , , , und . VLSI Circuits, Seite 37-38. IEEE, (2018)A Novel Composite Method to Accelerate Control Flow on Reconfigurable Architecture (Abstract Only)., , , , und . FPGA, Seite 270. ACM, (2015)Anole: A Highly Efficient Dynamically Reconfigurable Crypto-Processor for Symmetric-Key Algorithms., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3081-3094 (2018)Data-Flow Graph Mapping Optimization for CGRA With Deep Reinforcement Learning., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (12): 2271-2283 (2019)Stress-Aware Loops Mapping on CGRAs with Dynamic Multi-Map Reconfiguration., , , und . IEEE Trans. Parallel Distributed Syst., 29 (9): 2105-2120 (2018)TFE: Energy-efficient Transferred Filter-based Engine to Compress and Accelerate Convolutional Neural Networks., , , , , , , , , und . MICRO, Seite 751-765. IEEE, (2020)