( en | de | ru )

 

Disambiguierung von "Farjad-Rad, Ramin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 33-mW 8-Gb/s CMOS clock multiplier and CDR for highly integrated I/Os.

, , , , , , , , , , und . IEEE J. Solid State Circuits, 39 (9): 1553-1561 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramin Safaei Rad

Enayetollah Rad

Rotraud Ramin

Kurt Ramin

Ulrich Ramin

 

Weitere Publikationen von Autoren mit dem selben Namen

CMOS High-Speed I/Os - Present and Future., , , , , , und . ICCD, Seite 454-461. IEEE Computer Society, (2003)Bunch of Wires: An Open Die-to-Die Interface., , , , , , und . Hot Interconnects, Seite 9-16. IEEE, (2020)A 0.3-μm CMOS 8-Gb/s 4-PAM serial link transceiver., , , und . IEEE J. Solid State Circuits, 35 (5): 757-764 (2000)A 0.4-μm CMOS 10-Gb/s 4-PAM pre-emphasis serial link transmitter., , , und . IEEE J. Solid State Circuits, 34 (5): 580-585 (1999)A 16-port FCC-compliant 10GBase-T transmitter and hybrid with 76dBc SFDR up to 400MHz scalable to 48 ports., , , , , , und . ISSCC, Seite 412-413. IEEE, (2012)A 48-Port FCC-Compliant 10GBASE-T Transmitter With Mixed-Mode Adaptive Echo Canceller., , , , , , , und . IEEE J. Solid State Circuits, 47 (12): 3261-3272 (2012)10G | 5G | 2.5G | 1G | 100M physical layer PHY: HOT CHIPS 2015 conference., und . Hot Chips Symposium, Seite 1-27. IEEE, (2015)A 33-mW 8-Gb/s CMOS clock multiplier and CDR for highly integrated I/Os., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 39 (9): 1553-1561 (2004)Jitter transfer characteristics of delay-locked loops - theories and design techniques., , , , , , und . IEEE J. Solid State Circuits, 38 (4): 614-621 (2003)A low-power multiplying DLL for low-jitter multigigahertz clock generation in highly integrated digital chips., , , , , , und . IEEE J. Solid State Circuits, 37 (12): 1804-1812 (2002)