( en | de | ru )

 

Disambiguierung von "Ko, Hyungjong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 24Gb/s/pin PAM-4 Built Out Tester chip enabling PAM-4 chips test with NRZ interface ATE.

, , , , , , , , , und . A-SSCC, Seite 1-3. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Insok Ko

Yousun Ko

Yousik Ko

Annette Ko

Ko Endo

 

Weitere Publikationen von Autoren mit dem selben Namen

A 16-Gb T-Coil-Based GDDR6 DRAM With Merged-MUX TX, Optimized WCK Operation, and Alternative-Data-Bus Achieving 27-Gb/s/Pin in NRZ., , , , , , , , , und 24 andere Autor(en). IEEE J. Solid State Circuits, 58 (1): 279-290 (2023)20.3 A 4.0×3.7×1.0mm3-MEMS CMOS Integrated E-Nose with Embedded 4×Gas Sensors, a Temperature Sensor and a Relative Humidity Sensor., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 316-318. IEEE, (2020)A 3.2-12.8Gb/s Duty-Cycle Compensating Quadrature Error Corrector for DRAM Interfaces, With Fast Locking and Low Power Characteristics., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 463-466. IEEE, (2021)A 24Gb/s/pin PAM-4 Built Out Tester chip enabling PAM-4 chips test with NRZ interface ATE., , , , , , , , , und . A-SSCC, Seite 1-3. IEEE, (2021)A 16Gb 27Gb/s/pin T-coil based GDDR6 DRAM with Merged-MUX TX, Optimized WCK Operation, and Alternative-Data-Bus., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 446-448. IEEE, (2022)A 40-Gb/s/pin Low-Voltage POD Single-Ended PAM-4 Transceiver with Timing Calibrated Reset-less Slicer and Bidirectional T-Coil for GDDR7 Application., , , , , , , , , und 13 andere Autor(en). VLSI Technology and Circuits, Seite 148-149. IEEE, (2022)A 4ns Settling Time FVF-Based Fast LDO Using Bandwidth Extension Techniques for HBM3., , , , , , , , , und 4 andere Autor(en). A-SSCC, Seite 1-3. IEEE, (2023)An 8nm All-Digital 7.3Gb/s/pin LPDDR5 PHY with an Approximate Delay Compensation Scheme., , , , , , , , , und 8 andere Autor(en). VLSI Circuits, Seite 96-. IEEE, (2019)A 12-Gb/s Baud-Rate Clock and Data Recovery With 75% Phase-Detection Probability by Precoding and Integration-Hold-Reset Frontend., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 70 (2): 411-415 (Februar 2023)A 60-Gb/s/pin single-ended PAM-4 transmitter with timing skew training and low power data encoding in mimicked 10nm class DRAM process., , , , , , , , , und 18 andere Autor(en). CICC, Seite 1-2. IEEE, (2022)