( en | de | ru )

 

Disambiguierung von "Loi, Igor"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
3D-LIN: A configurable low-latency interconnect for multi-core clusters with 3D stacked L1 memory.

, , , , und . VLSI-SoC, Seite 30-35. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hugo Loi

Simona Loi

Salvatore Loiero

Fundamentalmetanoia: Untersuchungen zu einem Ort eschato-praktischer Erfahrungs- und Erinnerungskultur. Uni Tübingen, habilitation, (2009)

Phuc-Loi Luu

Tran Loi Chung

 

Weitere Publikationen von Autoren mit dem selben Namen

Area and Power Modeling for Networks-on-Chip with Layout Awareness., , , , , , und . VLSI Design, (2007)Vega: A 10-Core SoC for IoT End-Nodes with DNN Acceleration and Cognitive Wake-Up From MRAM-Based State-Retentive Sleep Mode., , , , , , , , , und 2 andere Autor(en). CoRR, (2021)A shared-FPU architecture for ultra-low power MPSoCs., , und . Conf. Computing Frontiers, Seite 3:1-3:8. ACM, (2013)Configurable Low-Latency Interconnect for Multi-core Clusters., , , , und . VLSI-SoC (Selected Papers), Volume 418 von IFIP Advances in Information and Communication Technology, Seite 107-124. Springer, (2012)A Self-Aware Architecture for PVT Compensation and Power Nap in Near Threshold Processors., , , , , , , und . IEEE Des. Test, 34 (6): 46-53 (2017)Synthesis of low-overhead configurable source routing tables for network interfaces., , und . DATE, Seite 262-267. IEEE, (2009)3D-LIN: A configurable low-latency interconnect for multi-core clusters with 3D stacked L1 memory., , , , und . VLSI-SoC, Seite 30-35. IEEE, (2012)Variation-Tolerant Architecture for Ultra Low Power Shared-L1 Processor Clusters., , und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (12): 927-931 (2012)4.4 A 1.3TOPS/W @ 32GOPS Fully Integrated 10-Core SoC for IoT End-Nodes with 1.7μW Cognitive Wake-Up From MRAM-Based State-Retentive Sleep Mode., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 60-62. IEEE, (2021)A resilient architecture for low latency communication in shared-L1 processor clusters., , und . DATE, Seite 887-892. IEEE, (2012)