( en | de | ru )

 

Disambiguierung von "Yu, Wonsik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 16GHz 33fs rms Integrated Jitter FLL-less Gear Shifting Reference Sampling PLL.

, , , , , , und . CICC, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yu-Ting Yu

Yu-Yu Su

Sze-Man Yu

Metal complexes with enolatoimine ligands for controlled olefin polymerizations. Uni Konstanz, (2009)

Zhejun Yu

Hangxing Yu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7 bit, 3.75 ps Resolution Two-Step Time-to-Digital Converter in 65 nm CMOS Using Pulse-Train Time Amplifier., , , und . IEEE J. Solid State Circuits, 48 (4): 1009-1017 (2013)A 16GHz 33fs rms Integrated Jitter FLL-less Gear Shifting Reference Sampling PLL., , , , , , und . CICC, Seite 1-2. IEEE, (2023)A Hybrid-Domain Two-Step Time-to-Digital Converter Using a Switch-Based Time-to-Voltage Converter and SAR ADC., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (7): 631-635 (2015)A 7b, 3.75ps resolution two-step time-to-digital converter in 65nm CMOS using pulse-train time amplifier., , , und . VLSIC, Seite 192-193. IEEE, (2012)A 0.22 ps rms Integrated Noise 15 MHz Bandwidth Fourth-Order ΔΣ Time-to-Digital Converter Using Time-Domain Error-Feedback Filter., , und . IEEE J. Solid State Circuits, 50 (5): 1251-1262 (2015)A Time-Domain High-Order MASH ΔΣ ADC Using Voltage-Controlled Gated-Ring Oscillator., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (4): 856-866 (2013)A 148fsrms Integrated Noise 4 MHz Bandwidth Second-Order ΔΣ Time-to-Digital Converter With Gated Switched-Ring Oscillator., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (8): 2281-2289 (2014)A 9 bit, 1.12 ps Resolution 2.5 b/Stage Pipelined Time-to-Digital Converter in 65 nm CMOS Using Time-Register., , und . IEEE J. Solid State Circuits, 49 (4): 1007-1016 (2014)A 148fsrms integrated noise 4MHz bandwidth all-digital second-order ΔΣ time-to-digital converter using gated switched-ring oscillator., , und . CICC, Seite 1-4. IEEE, (2013)A Second-Order ΔΣ Time-to-Digital Converter Using Highly Digital Time-Domain Arithmetic Circuits., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (10): 1643-1647 (2019)