( en | de | ru )

 

Disambiguierung von "Park, Sanghune"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 16GHz 33fs rms Integrated Jitter FLL-less Gear Shifting Reference Sampling PLL.

, , , , , , und . CICC, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sungjune Park

Rosemary Park

Jinhyung Park

Kwan Park

June Park

 

Weitere Publikationen von Autoren mit dem selben Namen

22.5 An 8nm 18Gb/s/pin GDDR6 PHY with TX Bandwidth Extension and RX Training Technique., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 338-340. IEEE, (2020)An 8nm All-Digital 7.3Gb/s/pin LPDDR5 PHY with an Approximate Delay Compensation Scheme., , , , , , , , , und 8 andere Autor(en). VLSI Circuits, Seite 96-. IEEE, (2019)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)Digital PHY Design Methodologies for High-Speed and Low-Power Memory Interface., , , , , und . ISOCC, Seite 140-141. IEEE, (2018)A Low-Power Post-LPDDR4 Interface Using AC Termination at RX and an Active Inductor at TX., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (6): 789-793 (2018)23.6 A 0.6V 4.266Gb/s/pin LPDDR4X interface with auto-DQS cleaning and write-VWM training for memory controller., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 398-399. IEEE, (2017)A 690mV 4.4Gbps/pin all-digital LPDDR4 PHY in 10nm FinFET technology., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 461-464. IEEE, (2016)A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)A 16GHz 33fs rms Integrated Jitter FLL-less Gear Shifting Reference Sampling PLL., , , , , , und . CICC, Seite 1-2. IEEE, (2023)A 4nm 32Gb/s 8Tb/s/mm Die-to-Die Chiplet Using NRZ Single-Ended Transceiver With Equalization Schemes And Training Techniques., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 114-115. IEEE, (2023)