( en | de | ru )

 

Disambiguierung von "Chio, U. Fat"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Slew Rate Variation Compensated 2× VDD I/O Buffer Using Deterministic P/N-PVT Variation Detection Method.

, , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (1): 116-120 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hannelore Chiout

Lucia Chiovenda

Emmanouil Chiou

Marco Chiodi

Uta Chiodi-Tischer

 

Weitere Publikationen von Autoren mit dem selben Namen

2-GHz 2×VDD 28-nm CMOS Digital Output Buffer with Slew Rate Auto-Adjustment Against Process and Voltage Variations., , , , und . J. Circuits Syst. Comput., 29 (6): 2050088:1-2050088:17 (2020)An 8-b 400-MS/s 2-b-Per-Cycle SAR ADC With Resistive DAC., , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2763-2772 (2012)A random shifting data weighted averaging algorithm for Nyquist-rate DAC., , , , und . IEICE Electron. Express, 20 (20): 20230302 (2023)A process- and temperature- insensitive current-controlled delay generator for sampled-data systems., , , , , und . APCCAS, Seite 1192-1195. IEEE, (2008)An ultra low power 9-bit 1-MS/s pipelined SAR ADC for bio-medical applications., , , , , , und . ICECS, Seite 878-881. IEEE, (2010)A 0.6V 8b 100MS/s SAR ADC with minimized DAC capacitance and switching energy in 65nm CMOS., , , , , , , und . ISCAS, Seite 2239-2242. IEEE, (2013)A 10-bit 100-MS/s Reference-Free SAR ADC in 90 nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 45 (6): 1111-1121 (2010)A self-timing switch-driving register by precharge-evaluate logic for high-speed SAR ADCs., , , , , und . APCCAS, Seite 1164-1167. IEEE, (2008)An 8-bit 0.7-GS/s single channel flash-SAR ADC in 65-nm CMOS technology., , , , , , und . ESSCIRC, Seite 421-424. IEEE, (2016)A 0.024mm2 8b 400MS/s SAR ADC with 2b/cycle and resistive DAC in 65nm CMOS., , , , , , und . ISSCC, Seite 188-190. IEEE, (2011)