From post

копировать удалить добавить публикацию в буфер
Запись сообщества
посмотреть историю данной записи
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 16Gb LPDDR4X SDRAM with an NBTI-tolerant circuit solution, an SWD PMOS GIDL reduction technique, an adaptive gear-down scheme and a metastable-free DQS aligner in a 10nm class DRAM process.

K. Chun, Y. Chu, J. Heo, T. Kim, S. Kim, H. Yang, M. Kim, C. Lee, J. Kim, H. Yoon, C. Shin, S. uhn Cha, H. Kim, Y. Kim, K. Kim, Y. Kim, W. Choi, D. Yim, I. Moon, Y. Kim, J. Lee, Y. Choi, Y. Kwon, S. Choi, J. Kim, Y. Park, W. Kang, J. Chung, S. Kim, Y. Ryu, S. Cho, H. Shin, H. Jung, S. Kwon, K. Kang, J. Lee, Y. Song, Y. Kim, E. Kim, K. Ha, K. Kim, S. Hyun, S. Ko, J. Choi, Y. Sohn, K. Park, и S. Jang. ISSCC, стр. 206-208. IEEE, (2018)

Please choose a person to relate this publication to

To differ between persons with the same name, the academic degree and the title of an important publication will be displayed.

Soo-Young Kim

Young-Soo Chang

Young-Soo Han

Young-Taek Sohn

Hae-Young Sohn

Другие публикации лиц с тем же именем

An 8GB/s quad-skew-cancelling parallel transceiver in 90nm CMOS for high-speed DRAM interface.Y. Kim, S. Lee, S. Bae, Y. Sohn, J. Lee, J. Choi, H. Park, и J. Sim. ISSCC, стр. 136-138. IEEE, (2012)A CMOS transceiver for DRAM bus system with a demultiplexed equalization scheme.J. Sim, J. Nam, Y. Sohn, H. Park, C. Kim, и S. Cho. IEEE J. Solid State Circuits, 37 (2): 245-250 (2002)Aquabolt-XL: Samsung HBM2-PIM with in-memory processing for ML accelerators and beyond.J. Kim, S. Kang, S. Lee, H. Kim, W. Song, Y. Ro, S. Lee, D. Wang, H. Shin, B. Phuah и 10 other автор(ы). HCS, стр. 1-26. IEEE, (2021)18.1 A 20nm 9Gb/s/pin 8Gb GDDR5 DRAM with an NBTI monitor, jitter reduction techniques and improved power distribution.H. Joo, S. Bae, Y. Sohn, Y. Kim, K. Ha, M. Ahn, Y. Kim, Y. Kim, J. Kim, W. Choi и 7 other автор(ы). ISSCC, стр. 314-315. IEEE, (2016)A sub-0.85V, 6.4GBP/S/Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process.J. Baek, C. Lee, K. Kim, D. Moon, G. Cha, J. Heo, M. Ahn, D. Kim, J. Song, S. Kwon и 16 other автор(ы). VLSI Circuits, стр. 147-148. IEEE, (2018)An Enhanced Built-off-Test Transceiver with Wide-range, Self-calibration Engine for 3.2 Gb/s/pin DDR4 SDRAM.J. Moon, H. Yoo, H. Choi, I. Park, S. Kang, J. Kim, H. Chung, K. Kim, D. Lee, K. Song и 7 other автор(ы). A-SSCC, стр. 139-142. IEEE, (2018)A crosstalk-and-ISI equalizing receiver in 2-drop single-ended SSTL memory channel.J. Bae, Y. Sohn, S. Bae, K. Park, J. Choi, Y. Jun, J. Sim, и H. Park. CICC, стр. 1-4. IEEE, (2010)Design and fabrication of a vibration sensor using a conductive ball.Y. Cho, S. Jang, Y. Sohn, и S. Choi. Microelectron. J., 38 (3): 416-421 (2007)A 2-Gb/s CMOS Integrating Two-Tap DFE Receiver for Four-Drop Single-Ended Signaling.S. Bae, H. Chi, Y. Sohn, J. Lee, J. Sim, и H. Park. IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1645-1656 (2009)A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques.K. Ha, S. Lee, Y. Park, H. Kwon, T. Oh, Y. Sohn, S. Bae, K. Park, J. Lee, C. Lee и 7 other автор(ы). IEEE J. Solid State Circuits, 55 (1): 157-166 (2020)

Что такое BibSonomy?: С чего начать; Кнопки для браузера; Помощь
Разработчикам: Обзор; API-документация

Контакт и защита личных данных: о нас; Cookies; Сообщить о проблеме; BibSonomy Вики

Интеграция: PUMA; Расширение для TYPO3; Плагин для; Клиент Java REST; Поддерживаемые источники; далее

О BibSonomy: Команда; Блог; Список рассылки
Социальные сети: Наш Twitter