Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Light-and-Fast SLAM Algorithm for Robots in Indoor Environments Using Line Segment Map., , , und . J. Robotics, (2011)AQUILA: An Equivalence Checking System for Large Sequential Designs., , , , und . IEEE Trans. Computers, 49 (5): 443-464 (2000)AutoFix: a hybrid tool for automatic logic rectification., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (9): 1376-1384 (1999)Process-Resilient Fault-Tolerant Delay-Locked Loop Using TMR With Dynamic Timing Correction., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (5): 1563-1572 (2022)Clock-Latency-Aware Fault-Tolerant DLL for Multi-Die Clock Synchronization., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (8): 2761-2765 (2023)Cloud-Based Online Ageing Monitoring for IoT Devices., , und . IEEE Access, (2019)High-Performance SIFT Hardware Accelerator for Real-Time Image Feature Extraction., , , und . IEEE Trans. Circuits Syst. Video Techn., 22 (3): 340-351 (2012)At-speed BIST for interposer wires supporting on-the-spot diagnosis., , , und . IOLTS, Seite 67-72. IEEE, (2013)Die-to-Die Clock Synchronization for 3-D IC Using Dual Locking Mechanism., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (4): 908-917 (2013)General Timing-Aware Built-In Self-Repair for Die-to-Die Interconnects., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 34 (11): 1836-1846 (2015)