( en | de | ru )

 

Disambiguierung von "Tsai, Kun-Han"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Oscillation-Based Prebond TSV Test.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (9): 1440-1444 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kun-Han Lin

Ming-Han Tsai

Schi-chien Tsai

Wei-Ding Tsai

Wei-Ding Tsai

 

Weitere Publikationen von Autoren mit dem selben Namen

Online slack-time binning for IO-registered die-to-die interconnects., , , , , und . ITC, Seite 1-8. IEEE, (2016)Small delay testing for TSVs in 3-D ICs., , , , , , und . DAC, Seite 1031-1036. ACM, (2012)Scan based speed-path debug for a microprocessor., , , , , , und . European Test Symposium, Seite 207-212. IEEE Computer Society, (2010)A Low Complexity Transmitter Architecture and Its Application to PAPR Reduction in SFBC MIMO-OFDM Systems., , und . ICC, Seite 1-5. IEEE, (2010)Pulse-Vanishing Test for Interposers Wires in 2.5-D IC., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (8): 1258-1268 (2014)Improving the Resolution of Single-Delay-Fault Diagnosis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (5): 932-945 (2008)Oscillation-Based Prebond TSV Test., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (9): 1440-1444 (2013)Analysis and methodology for multiple-fault diagnosis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (3): 558-575 (2006)Circuit and Methodology for Testing Small Delay Faults in the Clock Network., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (10): 2087-2097 (2018)Parametric Delay Test of Post-Bond Through-Silicon Vias in 3-D ICs via Variable Output Thresholding Analysis., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (5): 737-747 (2013)