( en | de | ru )

 

Disambiguierung von "Nguyen, Hong-Thu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Efficient I/O Architecture for RAM-based Content-Addressable Memory on FPGA.

, , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nguyen Huu Thu

Nguyen quang Thu

Nguyen Thu Thuy

Nguyen Van Thu

Thu Huong Nguyen

 

Weitere Publikationen von Autoren mit dem selben Namen

A Low-Latency Parallel Pipeline CORDIC., , und . IEICE Trans. Electron., 100-C (4): 391-398 (2017)A CORDIC-based QR decomposition for MIMO signal detector., , , und . IEICE Electron. Express, (2018)Low-resource low-latency hybrid adaptive CORDIC with floating-point precision., , , , und . IEICE Electron. Express, 12 (9): 20150258 (2015)Parallel pipelining configurable multi-port memory controller for multimedia applications., , und . ISCAS, Seite 2908-2911. IEEE, (2015)An Efficient I/O Architecture for RAM-based Content-Addressable Memory on FPGA., , , , und . CoRR, (2018)An FPGA approach for high-performance multi-match priority encoder., , und . IEICE Electron. Express, 13 (13): 20160447 (2016)An FPGA-Based Hardware Accelerator for Energy-Efficient Bitmap Index Creation., , , , und . IEEE Access, (2018)A High-Throughput Low-Energy Arithmetic Processor., , und . IEICE Trans. Electron., 101-C (4): 281-284 (2018)A Scalable High-Performance Priority Encoder Using 1D-Array to 2D-Array Conversion., , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (9): 1102-1106 (2017)FPGA-based frequent items counting using matrix of equality comparators., , , , , , und . MWSCAS, Seite 285-288. IEEE, (2017)