( en | de | ru )

 

Disambiguierung von "Fant, Karl"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Checking Delay-Insensitivity: 104 Gates and Beyond.

, , , , und . ASYNC, Seite 149-157. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

°Ake Fant

Peter Fantke

Michael Fantini

Alcide Antonio Fantin

Paul Fantini

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of Delay-Insensitive Three Dimension Pipeline Array Multiplier for Image Processing., , und . ICCD, Seite 104-111. IEEE Computer Society, (2002)An Asynchronous 2-D Discrete Cosine Transform Chip., , , , und . ASYNC, Seite 224-. IEEE Computer Society, (1998)Asynchronous Design Using Commercial HDL Synthesis Tools., , , , und . ASYNC, Seite 114-. IEEE Computer Society, (2000)Checking Delay-Insensitivity: 104 Gates and Beyond., , , , und . ASYNC, Seite 149-157. IEEE Computer Society, (2002)A Critical Review of the Notion of Algorithm in Computer Science.. ACM Conference on Computer Science, Seite 1-6. ACM, (1993)A Nonaliasing, Real-Time Spatial Transform Technique.. IEEE Computer Graphics and Applications, 6 (1): 71-80 (1986)Clock-Less DFT-Less Test Strategy for Null Convention Logic., , , und . IEEE Trans. Emerg. Top. Comput., 6 (4): 460-473 (2018)NULL Convention LogicTM: A Complete And Consistent Logic For Asynchronous Digital Circuit Synthesis., und . ASAP, Seite 261-273. IEEE Computer Society, (1996)Design of asynchronous RISC CPU register-file Write-Back queue., , und . VLSI-SoC, Seite 31-36. IEEE, (2015)Self-timed automatic test pattern generation for null convention logic., , , und . MWSCAS, Seite 1-4. IEEE, (2016)