Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

3.1 POWER9™: A processor family optimized for cognitive computing with 25Gb/s accelerator links and 16Gb/s PCIe Gen4., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 50-51. IEEE, (2017)Session 8 overview: Low-power digital circuits., und . ISSCC, Seite 144-145. IEEE, (2016)Physical design and implementation of POWER8™ (P8) server class processor., , , und . MWSCAS, Seite 1-4. IEEE, (2015)F3: Adaptive design techniques for energy efficiency., , , , , und . ISSCC, Seite 514-515. IEEE, (2014)Session 3 overview: Processors., und . ISSCC, Seite 44-45. IEEE, (2013)Design of the Power6 Microprocessor., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 96-97. IEEE, (2007)POWER10™: A 16-Core SMT8 Server Processor With 2TB/s Off-Chip Bandwidth in 7nm Technology., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 48-50. IEEE, (2022)POWER8 design methodology innovations for improving productivity and reducing power., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-9. IEEE, (2014)A system of array families and synthesized soft arrays for the POWER9™ processor in 14nm SOI FinFET technology., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 303-307. IEEE, (2017)A 5.6GHz 64kB Dual-Read Data Cache for the POWER6TM Processor., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 2564-2571. IEEE, (2006)