( en | de | ru )

 

Disambiguierung von "Johann, Marcelo O."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias.

, , und . RITA, 19 (1): 28-45 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Marcelo Ephraim

Marcelo Trallero

Marcelo Giovannetti

Marcelo Klötzle

Marcelo Bertasso

 

Weitere Publikationen von Autoren mit dem selben Namen

Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (8): 1073-1086 (2009)Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias., , und . RITA, 19 (1): 28-45 (2012)Drive Strength Aware Cell Movement Techniques for Timing Driven Placement., , , , und . ISPD, Seite 73-80. ACM, (2016)Net by Net Routing with a New Path Search Algorithm., und . SBCCI, Seite 144-149. IEEE Computer Society, (2000)The Fidelity Property of the Elmore Delay Model in actual comparison of routing algorithms., , , und . ICCD, Seite 195-202. IEEE Computer Society, (2010)Fast and efficient lagrangian relaxation-based discrete gate sizing., , , und . DATE, Seite 1855-1860. EDA Consortium San Jose, CA, USA / ACM DL, (2013)An analytical timing-driven algorithm for detailed placement., , , und . LASCAS, Seite 1-4. IEEE, (2015)Lagrangian relaxation-based Discrete Gate Sizing for leakage power minimization., , , und . ICECS, Seite 468-471. IEEE, (2012)Quadratic timing objectives for incremental timing-driven placement optimization., , , , und . ICECS, Seite 620-623. IEEE, (2016)A cells and I/O pins partitioning refinement algorithm for 3D VLSI circuits., , , und . ICECS, Seite 852-855. IEEE, (2009)