( en | de | ru )

 

Disambiguierung von "Yun, Nan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
WEmap: Weakness-Enhancement Mapping for 3D Reconstruction with Sparse Image Sequences.

, , , , und . CGI, Volume 13443 von Lecture Notes in Computer Science, Seite 183-195. Springer, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yun Nan

Shi Nan

Nan Meng

Nan Qu

Nan Hussey

 

Weitere Publikationen von Autoren mit dem selben Namen

An Automatic Method for Delimiting Deformation Area in InSAR Based on HNSW-DBSCAN Clustering Algorithm., , , , , , , , , und 2 andere Autor(en). Remote. Sens., 15 (17): 4287 (September 2023)WEmap: Weakness-Enhancement Mapping for 3D Reconstruction with Sparse Image Sequences., , , , und . CGI, Volume 13443 von Lecture Notes in Computer Science, Seite 183-195. Springer, (2022)Efficient Vector Graphics Rasterization Accelerator Using Optimized Scan-Line Buffer., und . IEEE Trans. Very Large Scale Integr. Syst., 21 (7): 1246-1259 (2013)A Multibank Memory-Based VLSI Architecture of DVB Symbol Deinterleaver.. IEEE Trans. Very Large Scale Integr. Syst., 18 (5): 840-843 (2010)Data-Driven Nonlinear Near-Optimal Regulation Based on Multi-Dimensional Taylor Network Dynamic Programming., , , , und . IEEE Access, (2020)Design of Low-cost IOU Circuit for Post-processing of Object Detection.. GCCE, Seite 407-408. IEEE, (2023)High-performance digit-serial complex-number multiplier-accumulator., und . ICCD, Seite 211-213. IEEE Computer Society, (1998)Loop-List Scheduling for Heterogeneous Functional Units., , und . Great Lakes Symposium on VLSI, Seite 2-7. IEEE Computer Society, (1996)A Fast Spline Curve Rendering Accelerator Architecture.. IEEE Trans. Circuits Syst. II Express Briefs, 56-II (11): 870-874 (2009)An Efficient VLSI Architecture for Normal I/O Order Pipeline FFT Design.. IEEE Trans. Circuits Syst. II Express Briefs, 55-II (12): 1234-1238 (2008)