Autor der Publikation

An Easily Testable Design of Programmable Logic Arrays for Multiple Faults.

, , und . IEEE Trans. Computers, 32 (11): 1038-1046 (1983)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Identifying high variability speed-limiting paths under aging., , , und . LATS, Seite 1-6. IEEE, (2017)A low cost approach to calibrate on-chip thermal sensors., , , , und . ISQED, Seite 572-576. IEEE, (2011)Transient Fault Resilient QR Factorization on GPUs., , und . FTXS@HPDC, Seite 63-70. ACM, (2015)Compaction of pass/fail-based diagnostic test vectors for combinational and sequential circuits., , , , und . ASP-DAC, Seite 659-664. IEEE, (2006)Multiplexed redundant execution: A technique for efficient fault tolerance in chip multiprocessors., , , und . DATE, Seite 1572-1577. IEEE Computer Society, (2010)Optimal Sensor Distribution for Maximum Exposure in A Region with Obstacles., , und . GLOBECOM, IEEE, (2006)A Study of Capture-Safe Test Generation Flow for At-Speed Testing., , , , , , , , , und 1 andere Autor(en). IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 93-A (7): 1309-1318 (2010)A Novel ATPG Method for Capture Power Reduction during Scan Testing., , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)Diagnosing At-Speed Scan BIST Circuits Using a Low Speed and Low Memory Tester., , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (7): 790-800 (2007)Calibrating On-chip Thermal Sensors in Integrated Circuits: A Design-for-Calibration Approach., , und . J. Electron. Test., 27 (6): 711-721 (2011)