Autor der Publikation

Breaking the Power-Delay Tradeoff: Design of Low-Power High-Speed MOS Current-Mode Logic Circuits Operating with Reduced Supply Voltage.

, und . ISCAS, Seite 1871-1874. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Mixed analog-digital image processing circuit based on Hamming artificial neural network architecture., , und . ISCAS (5), Seite 780-783. IEEE, (2004)Via-programmable expanded universal logic gate in MCML for structured ASIC applications: circuit design., , , und . ISCAS, IEEE, (2006)Implementation of Structured ASIC Fabric Using Via-Programmable Differential MCML Cells., , , und . VLSI-SoC, Seite 234-238. IEEE, (2006)A Generic Standard Cell Design Methodology for Differential Circuit Styles., , , , , , und . DATE, Seite 843-848. ACM, (2008)Breaking the Power-Delay Tradeoff: Design of Low-Power High-Speed MOS Current-Mode Logic Circuits Operating with Reduced Supply Voltage., und . ISCAS, Seite 1871-1874. IEEE, (2007)Power-gated MOS current mode logic (PG-MCML): a power aware DPA-resistant standard cell library., , , , , und . DAC, Seite 1014-1019. ACM, (2011)VLSI Realization of a Two-Dimensional Hamming Distance Comparator ANN for Image Processing Applications., , und . ESANN, Seite 445-450. (2003)Predictable system interconnects through accurate early wire characterization., , , und . SoCC, Seite 287-290. IEEE, (2007)Optimization of Wire Grid Size for Differential Routing and Impact on the Power-delay-area Tradeoff., , und . ISCAS, Seite 1285-1288. IEEE, (2009)ARMADILLO: A Multi-purpose Cryptographic Primitive Dedicated to Hardware., , , , , , , und . CHES, Volume 6225 von Lecture Notes in Computer Science, Seite 398-412. Springer, (2010)