( en | de | ru )

 

Disambiguierung von "Cheikh, Abdallah"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dynamic Triple Modular Redundancy in Interleaved Hardware Threads: An Alternative Solution to Lockstep Multi-Cores for Fault-Tolerant Systems.

, , , , , und . IEEE Access, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cheikh Dhib

Khairallah Cheikh

Salmi Cheikh

Cheikh Dieng

Abdallah Massoud

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Mathematical Accelerator Design Coupled with an Interleaved Multi-threading RISC-V Microprocessor., , , , und . ApplePies, Volume 627 von Lecture Notes in Electrical Engineering, Seite 529-539. Springer, (2019)Heterogeneous Tightly-Coupled Dual Core Architecture Against Single Event Effects., , , , , , und . ApplePies, Volume 1110 von Lecture Notes in Electrical Engineering, Seite 15-21. Springer, (2023)Implementation of Dynamic Acceleration Unit Exchange on a RISC-V Soft-Processor., , , , , , und . ApplePies, Volume 1036 von Lecture Notes in Electrical Engineering, Seite 300-306. Springer, (2022)A RISC-V Fault-Tolerant Microcontroller Core Architecture Based on a Hardware Thread Full/Partial Protection and a Thread-Controlled Watch-Dog Timer., , , , , und . ApplePies, Volume 627 von Lecture Notes in Electrical Engineering, Seite 505-511. Springer, (2019)Analysis of a Fault Tolerant Edge-Computing Microarchitecture Exploiting Vector Acceleration., , , , und . PRIME, Seite 237-240. IEEE, (2022)Fault resilience analysis of a RISC-V microprocessor design through a dedicated UVM environment., , , , , , , , und . DFT, Seite 1-6. IEEE, (2020)The Microarchitecture of a Multi-threaded RISC-V Compliant Processing Core Family for IoT End-Nodes., , , , und . ApplePies, Volume 512 von Lecture Notes in Electrical Engineering, Seite 89-97. Springer, (2017)Contextual Bandits Algorithms for Reconfigurable Hardware Accelerators., , , , , , und . ApplePies, Volume 1036 von Lecture Notes in Electrical Engineering, Seite 149-154. Springer, (2022)Dynamic Triple Modular Redundancy in Interleaved Hardware Threads: An Alternative Solution to Lockstep Multi-Cores for Fault-Tolerant Systems., , , , , und . IEEE Access, (2024)A RISC-V Fault-Tolerant Soft-Processor Based on Full/Partial Heterogeneous Dual-Core Protection., , , , , und . IEEE Access, (2024)