( en | de | ru )

 

Disambiguierung von "Donnay, Stéphane"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-level simulation of substrate noise generation from large digital circuits with multiple supplies.

, , , , , , , und . DATE, Seite 326-330. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stéphane Müller

Stéphane Haussler

Stéphane Klein

Stéphane Clinchant

Stéphane Aubry

 

Weitere Publikationen von Autoren mit dem selben Namen

OFDM versus Single Carrier with Cyclic Prefix: a system-based comparison., , , , , und . VTC Fall, Seite 1115-1119. IEEE, (2001)Compensation of transmitter IQ imbalance for OFDM systems., , , , , und . ICASSP (2), Seite 325-328. IEEE, (2004)Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients., , , , , , und . DAC, Seite 399-404. ACM, (2002)Digital ground bounce reduction by supply current shaping and clock frequency Modulation., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (1): 65-76 (2005)High-Level Power Minimization of Analog Sensor Interface Architectures., , und . Integr. Comput. Aided Eng., 5 (4): 303-314 (1998)Digital Ground Bounce Reduction by Phase Modulation of the Clock., , , , , und . DATE, Seite 88-93. IEEE Computer Society, (2004)A Single-Package Solution for Wireless Transceivers., , , , , und . DATE, Seite 425-. IEEE Computer Society / ACM, (1999)Scalable Gate-Level Models for Power and Timing Analysis., , , , , und . ISCAS, Seite 2938-2941. IEEE, (2007)4G terminals: how are we going to design them?, und . DAC, Seite 79-84. ACM, (2003)Ultra wide-band body area channel model., , , , , und . ICC, Seite 2840-2844. IEEE, (2005)