( en | de | ru )

 

Disambiguierung von "Chickermane, Vivek"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Power-Aware Test Methodology for Multi-Supply Multi-Voltage Designs.

, , , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nagarajavel Vivekananthan

Vivek Venkataramani

Vivek Ramamurthy

Vivek Shetty

Vivek Bose

 

Weitere Publikationen von Autoren mit dem selben Namen

A Design For Test Perspective on I/O Management., , , und . ICCD, Seite 46-53. IEEE Computer Society, (1996)Design for Testability Using Architectural Descriptions., , und . ITC, Seite 752-761. IEEE Computer Society, (1992)Tutorial T3A: Testing Low-Power Integrated Circuits: Challenges, Solutions, and Industry Practices., , und . VLSID, Seite 5-6. IEEE Computer Society, (2014)A Power-Aware Test Methodology for Multi-Supply Multi-Voltage Designs., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)Probe point insertion for at-speed test., , und . VTS, Seite 223-228. IEEE Computer Society, (1992)Impact of high level functional constraints on testability., , und . VTS, Seite 309-312. IEEE Computer Society, (1993)Non-Scan Design-for-Testability Techniques for Sequential Circuits., , , und . DAC, Seite 236-241. ACM Press, (1993)Advancing test compression to the physical dimension., , , , , , , , und . ITC, Seite 1-10. IEEE, (2017)A Novel Failure Diagnosis Approach for Low Pin Count and Low Power Compression Architectures., , , , , , und . NATW, Seite 43-48. IEEE, (2015)A comparative study of design for testability methods using high-level and gate-level descriptions., , und . ICCAD, Seite 620-624. IEEE Computer Society / ACM, (1992)