Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2.5-GHz 4.2-dB NF direct ΔΣ receiver with a frequency-translating integrator., , , , , , und . ESSCIRC, Seite 371-374. IEEE, (2014)A Systematic Design Method for Direct Delta-Sigma Receivers., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (8): 2389-2402 (2018)A Programmable 0.7-2.7 GHz Direct ΔΣ Receiver in 40 nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 50 (3): 644-655 (2015)Full-Duplex Wireless Transceiver Self-Interference Cancellation Through FD-SOI Buried-Gate Signaling., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2018)A wideband blocker-resilient direct ΔΣ receiver with selective input-impedance matching., , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)28.1 A programmable 0.7-to-2.7GHz direct ΔΣ receiver in 40nm CMOS., , , , , , und . ISSCC, Seite 470-471. IEEE, (2014)Characteristics of LNA Operation in Direct Delta-Sigma Receivers., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (2): 70-74 (2014)Analysis and Design of ESD Protection for Robust Low-Power Pierce Crystal Oscillator Startup., , , , und . NORCAS, Seite 1-4. IEEE, (2018)A wideband blocker-resilient RF front-end with selective input-impedance matching for direct-ΔΣ-receiver architectures., , , , , , und . NORCAS, Seite 1-4. IEEE, (2016)Analysis and Design of N-Path Filter Offset Tuning in a 0.7-2.7-GHz Receiver Front-End., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (1): 234-243 (2015)