( en | de | ru )

 

Disambiguierung von "Tamura, Hirotaka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Nebula: Network Enhanced Boltzmann Machine With Universal Local Search Architecture.

, , , und . IEEE Access, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Claudia Tamura

Ichiro Tamura

Hitoshi Tamura

Hirotaka Wakatsuki

Hirotaka Yoshida

 

Weitere Publikationen von Autoren mit dem selben Namen

A 40-Gb/s CMOS clocked comparator with bandwidth modulation technique., , , , , , , , und . IEEE J. Solid State Circuits, 40 (8): 1680-1687 (2005)A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11-µm CMOS., , , , , und . IEEE J. Solid State Circuits, 42 (3): 627-636 (2007)Replica Exchange MCMC Hardware With Automatic Temperature Selection and Parallel Trial., , , und . IEEE Trans. Parallel Distributed Syst., 31 (7): 1681-1692 (2020)A 0.8-1.3V 16-channel 2.5Gb/s high-speed serial transceiver in a 90nm standard CMOS process., , , , , , , , , und . CICC, Seite 131-134. IEEE, (2005)Jitter injection for on-chip jitter measurement in PI-based CDRs., , , und . CICC, Seite 1-4. IEEE, (2017)A blind ADC-based CDR with digital data interpolation and adaptive CTLE and DFE., , , , und . CICC, Seite 1-4. IEEE, (2014)An 8mW frequency detector for 10Gb/s half-rate CDR using clock phase selection., , , , und . CICC, Seite 1-8. IEEE, (2013)Charge recycling for power reduction in FPGA interconnect., , und . FPL, Seite 1-8. IEEE, (2013)A Dynamic Offset Control Technique for Comparator Design in Scaled CMOS Technology., , , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 93-A (12): 2456-2462 (2010)On-Chip Measurement of Clock and Data Jitter With Sub-Picosecond Accuracy for 10 Gb/s Multilane CDRs., , , , und . IEEE J. Solid State Circuits, 50 (4): 845-855 (2015)