( en | de | ru )

 

Disambiguierung von "Nakahara, Hiroki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
New Generation Dynamically Reconfigurable Processor Technology for Accelerating Embedded AI Applications.

, , , , , , , , und . VLSI Circuits, Seite 41-42. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroki Takahashi

Hiroki Kawamura

Yasuji Nakahara

Hiroki Sumizawa

 

Weitere Publikationen von Autoren mit dem selben Namen

A virus scanning engine using a parallel finite-input memory machine and MPUs., , , und . FPL, Seite 635-639. IEEE, (2009)A packet classifier using LUT cascades based on EVMDDS (k)., , und . FPL, Seite 1-6. IEEE, (2013)Implementations of Reconfigurable Logic Arrays on FPGAs., und . FPT, Seite 217-223. IEEE, (2007)Filter-Wise Pruning Approach to FPGA Implementation of Fully Convolutional Network for Semantic Segmentation., , und . ARC, Volume 11444 von Lecture Notes in Computer Science, Seite 371-386. Springer, (2019)The Parallel Sieve Method for a Virus Scanning Engine., , , und . DSD, Seite 809-816. IEEE Computer Society, (2009)Demonstration of Object Detection for Event-Driven Cameras on FPGAs and GPUs., , und . FPL, Seite 461-462. IEEE Computer Society, (2018)A CAM Emulator Using Look-Up Table Cascades., , und . IPDPS, Seite 1-8. IEEE, (2007)A Machine to Evaluate Decomposed Multi-Terminal Multi-Valued Decision Diagrams for Characteristic Functions., , und . ISMVL, Seite 90-95. IEEE Computer Society, (2013)Noise Convolutional Neural Networks and FPGA Implementation., , und . ISMVL, Seite 85-90. IEEE, (2019)A Random Forest Using a Multi-valued Decision Diagram on an FPGA., , , und . ISMVL, Seite 266-271. IEEE Computer Society, (2017)