( en | de | ru )

 

Disambiguierung von "Narayan, Ranjani"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
REDEFINE®™: a case for WCET-friendly hardware accelerators for real time applications (work-in-progress).

, , , , , und . CASES, Seite 15:1-15:2. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ranjani Dhakshinamoorthy

Rishikesh Narayan

Narayan Subramanian

Narayan Sircar

Narayan Datar

 

Weitere Publikationen von Autoren mit dem selben Namen

Accelerating BLAS and LAPACK via Efficient Floating Point Architecture Design., , , , und . Parallel Process. Lett., 27 (3-4): 1750006:1-1750006:17 (2017)Router Attack toward NoC-enabled MPSoC and Monitoring Countermeasures against such Threat., , und . Circuits Syst. Signal Process., 34 (10): 3241-3290 (2015)REDEFINE: Runtime reconfigurable polymorphic ASIC., , , , , , , , , und 1 andere Autor(en). ACM Trans. Embed. Comput. Syst., 9 (2): 11:1-11:48 (2009)REDEFINE®™: a case for WCET-friendly hardware accelerators for real time applications (work-in-progress)., , , , , und . CASES, Seite 15:1-15:2. ACM, (2017)Energy Aware Synthesis of Application Kernels Expressed in Functional Languages on a Coarse Grained Composable Reconfigurable Array., , , , und . iNIS, Seite 7-12. IEEE, (2015)Compiling Techniques for Coarse Grained Runtime Reconfigurable Architectures., , , , und . ARC, Volume 5453 von Lecture Notes in Computer Science, Seite 204-215. Springer, (2009)A Flexible Scalable Hardware Architecture for Radial Basis Function Neural Networks., , , , , , , , und . VLSID, Seite 505-510. IEEE Computer Society, (2015)Co-exploration of NLA kernels and specification of Compute Elements in distributed memory CGRAs., , , , , , , und . ICSAMOS, Seite 225-232. IEEE, (2014)Architecture of a polymorphic ASIC for interoperability across multi-mode H.264 decoders., , , und . ASAP, Seite 287-292. IEEE Computer Society, (2008)A Framework for QoS Adaptive Grid Meta Scheduling., , , , und . DEXA Workshops, Seite 292-296. IEEE Computer Society, (2005)