( en | de | ru )

 

Disambiguierung von "Campanoni, Simone"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Voltage Smoothing: Characterizing and Mitigating Voltage Noise in Production Processors via Software-Guided Thread Scheduling.

, , , , , , und . MICRO, Seite 77-88. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prisca Campanoni

Simone Altmann

Funktionelle Analyse von 13-Lipoxygenaseabgeleiteten Oxylipinen in der Pathogenabwehr von Solanum tuberosum L.. NA Halle-Wittenberg, (2009)

Simone Aymanns

Charakterisierung des rgf-Regulators aus Streptococcus agalactiae. Uni Ulm, (2009)

Simone Tuchen

Untersuchungen zur Konzentrationsbestimmung in der vorderen Augenkammer nach topischer Applikation von Voriconazol und Caspofungin auf die Hornhaut von Kaninchen. Uni Magdeburg, (2009)

Simone Niederhöfer

Stressbelastung bei Pferden in Abhängigkeit des Haltungssystems. TierH Hannover, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

A parallel dynamic compiler for CIL bytecode, , und . SIGPLAN Not., 43 (4): 11--20 (2008)A highly flexible, parallel virtual machine: design and experience of ILDJIT., , , und . Softw. Pract. Exp., 40 (2): 177-207 (2010)Task parallel assembly language for uncompromising parallelism., , , , , , und . PLDI, Seite 1064-1079. ACM, (2021)EMISSARY: Enhanced Miss Awareness Replacement Policy for L2 Instruction Caching., , , , , , , , , und . ISCA, Seite 62:1-62:13. ACM, (2023)Guide to ILDJIT.. Springer Briefs in Computer Science Springer, (2011)CAMP: Compiler and Allocator-based Heap Memory Protection., , , , , und . USENIX Security Symposium, USENIX Association, (2024)The Case for an Interwoven Parallel Hardware/Software Stack., , , und . SC (Workshops), Seite 50-59. IEEE, (2021)Compiler-guided instruction-level clock scheduling for timing speculative processors., , , , und . DAC, Seite 40:1-40:6. ACM, (2018)HELIX-RC: An architecture-compiler co-design for automatic parallelization of irregular programs., , , , , und . ISCA, Seite 217-228. IEEE Computer Society, (2014)Compiling Loop-Based Nested Parallelism for Irregular Workloads., , , , , , , und . ASPLOS (2), Seite 232-250. ACM, (2024)