( en | de | ru )

 

Disambiguierung von "Chun, Ki Chul"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 700MHz 2T1C embedded DRAM macro in a generic logic process with no boosted supplies.

, , , und . ISSCC, Seite 506-507. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chul Chun

Ki-Chul Choi

Rajani Chulyadyo

Evgueni Chulkov

Chulaporn Kamnerdpetch

 

Weitere Publikationen von Autoren mit dem selben Namen

A logic-compatible embedded flash memory featuring a multi-story high voltage switch and a selective refresh scheme., , und . VLSIC, Seite 130-131. IEEE, (2012)Charge-transferred presensing, negatively precharged word-line, and temperature-insensitive power-up schemes for low-voltage DRAMs., , und . IEEE J. Solid State Circuits, 39 (4): 694-703 (2004)A 16Gb LPDDR4X SDRAM with an NBTI-tolerant circuit solution, an SWD PMOS GIDL reduction technique, an adaptive gear-down scheme and a metastable-free DQS aligner in a 10nm class DRAM process., , , , , , , , , und 37 andere Autor(en). ISSCC, Seite 206-208. IEEE, (2018)Variation aware performance analysis of gain cell embedded DRAMs., , und . ISLPED, Seite 19-24. ACM, (2010)A Write-Back-Free 2T1D Embedded DRAM With Local Voltage Sensing and a Dual-Row-Access Low Power Mode., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (8): 2030-2038 (2013)A 0.9V, 65nm logic-compatible embedded DRAM with > 1ms data retention time and 53% less static power than a power-gated SRAM., , und . ISLPED, Seite 119-120. ACM, (2009)A bit-by-bit re-writable Eflash in a generic logic process for moderate-density embedded non-volatile memory applications., , und . CICC, Seite 1-4. IEEE, (2013)A 2T1C Embedded DRAM Macro With No Boosted Supplies Featuring a 7T SRAM Based Repair and a Cell Storage Monitor., , , und . IEEE J. Solid State Circuits, 47 (10): 2517-2526 (2012)22.1 A 1.1V 16GB 640GB/s HBM2E DRAM with a Data-Bus Window-Extension Technique and a Synergetic On-Die ECC Scheme., , , , , , , , , und 25 andere Autor(en). ISSCC, Seite 330-332. IEEE, (2020)A 700MHz 2T1C embedded DRAM macro in a generic logic process with no boosted supplies., , , und . ISSCC, Seite 506-507. IEEE, (2011)