Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Low-Voltage Low-Power CMOS True-Single-Phase Clocking Scheme with Locally Asynchronous Logic Circuits.

H. Huang, J. Wang, Y. Chu, T. Wu, K. Cheng, und C. Wu. ISCAS, Seite 1572-1575. IEEE, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jing-Shyan Lin

Jinn-Rong Lee

Wang Wang

Linfang Wang

Investigation of the functions of 53BP1 in DNA demethylationL. Wang. Uni Marburg, (2009)

Paul Wang

Weitere Publikationen von Autoren mit dem selben Namen

Low-power fixed-width array multipliers.J. Wang, C. Kuo, und T. Yang. ISLPED, Seite 307-312. ACM, (2004)Variable-length VLIW encoding for code size reduction in embedded processors.T. Shyu, B. Su, T. Lin, C. Yeh, J. Wang, und T. Chen. SoCC, Seite 296-299. IEEE, (2016)A high-speed CMOS incrementer/decrementer.C. Huang, J. Wang, und Y. Huang. ISCAS (4), Seite 88-91. IEEE, (2001)An improved SAR controller for DLL applications.J. Wang, Y. Wang, C. Cheng, und Y. Liu. ISCAS, IEEE, (2006)A 55nm 1GHz one-cycle-locking de-skewing circuit.J. Wang, C. Cheng, J. Liu, Y. Liu, und Y. Wang. ISCAS, Seite 1755-1758. IEEE, (2010)An efficient direct 2-D transform coding IP design for MPEG-4 AVC/H.264.K. Chen, J. Guo, und J. Wang. ISCAS (5), Seite 4517-4520. IEEE, (2005)Low power fixed-latency DSP accelerator with autonomous minimum energy tracking (AMET).C. Huang, W. Chen, K. Chang, Y. Ting, K. Hsu, Y. Pan, C. Chen, Y. Chu, T. Lin, und J. Wang. Hot Chips Symposium, Seite 1. IEEE, (2014)Low-voltage pulsewidth control loops for SOC applications.P. Yang, und J. Wang. IEEE J. Solid State Circuits, 37 (10): 1348-1351 (2002)Charge-sharing alleviation and detection for CMOS domino circuits.S. Chang, C. Cheng, W. Jone, S. Lee, und J. Wang. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (2): 266-280 (2001)A high-speed single-phase-clocked CMOS priority encoder.J. Wang, und C. Huang. ISCAS, Seite 537-540. IEEE, (2000)

BibSonomy

Disambiguierung von "Wang, Jinn-Shyan"

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Low-Voltage Low-Power CMOS True-Single-Phase Clocking Scheme with Locally Asynchronous Logic Circuits.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Jing-Shyan Lin

Jinn-Rong Lee

Wang Wang

Linfang Wang

Paul Wang

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

BibSonomy

Disambiguierung von "Wang, Jinn-Shyan"

KopierenLöschenDiese Publikation zur Ablage hinzufügenCommunity-EintragVersionsverlauf dieses EintragsURLDOIBibTeXEndNoteAPAChicagoDIN 1505HarvardMSOffice XML Low-Voltage Low-Power CMOS True-Single-Phase Clocking Scheme with Locally Asynchronous Logic Circuits.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Jing-Shyan Lin

Jinn-Rong Lee

Wang Wang

Linfang Wang

Paul Wang

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Low-Voltage Low-Power CMOS True-Single-Phase Clocking Scheme with Locally Asynchronous Logic Circuits.