( en | de | ru )

 

Disambiguierung von "Acacio, Manuel E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Parallel EM Algorithm and its Applications in Computer Vision.

, , und . PDPTA, Seite 571-578. CSREA Press, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Manuel Coutinho e Castro

Manuel

Dagoberto Acacio Morón-León

Ursula E E Köhler

E Michael

 

Weitere Publikationen von Autoren mit dem selben Namen

The MPI-Delphi Interface: A Visual Programming Environment for Clusters of Workstations., , , und . PDPTA, Seite 1730-1736. CSREA Press, (1999)Selective dynamic serialization for reducing energy consumption in hardware transactional memory systems., , , und . J. Supercomput., 68 (2): 914-934 (2014)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)Evaluating IA-32 web servers through simics: a practical experience., , und . J. Syst. Archit., 51 (4): 251-264 (2005)A Direct Coherence Protocol for Many-Core Chip Multiprocessors., , und . IEEE Trans. Parallel Distributed Syst., 21 (12): 1779-1792 (2010)Design of an efficient communication infrastructure for highly contended locks in many-core CMPs., , und . J. Parallel Distributed Comput., 73 (7): 972-985 (2013)The Use of Prediction for Accelerating Upgrade Misses in cc-NUMA Multiprocessors., , , und . IEEE PACT, Seite 155-164. IEEE Computer Society, (2002)Efficient Dir0B Cache Coherency for Many-Core CMPs., , , und . ICCS, Volume 18 von Procedia Computer Science, Seite 2545-2548. Elsevier, (2013)A New Scalable Directory Architecture for Large-Scale Multiprocessors., , , und . HPCA, Seite 97-106. IEEE Computer Society, (2001)π-TM: Pessimistic invalidation for scalable lazy hardware transactional memory., , , , und . HPCA, Seite 141-152. IEEE Computer Society, (2012)