Autor der Publikation

A Python-based High-Level Programming Flow for CPU-FPGA Heterogeneous Systems : (Invited Paper).

, , , , , , und . PEHC@SC, Seite 20-26. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance-driven mapping for CPLD architectures., , , und . FPGA, Seite 39-47. ACM, (2001)Resource and data optimization for hardware implementation of deep neural networks targeting FPGA-based edge devices., , , und . SLIP@DAC, Seite 1:1-1:8. ACM, (2018)Optimality study of resource binding with multi-Vdds., , , und . DAC, Seite 580-585. ACM, (2006)Debugging and verifying SoC designs through effective cross-layer hardware-software co-simulation., , , , , und . DAC, Seite 7:1-7:6. ACM, (2016)C-Mine: Data Mining of Logic Common Cases for Low Power Synthesis of Better-Than-Worst-Case Designs., , und . DAC, Seite 205:1-205:6. ACM, (2014)Throughput-oriented kernel porting onto FPGAs., , , , und . DAC, Seite 11:1-11:10. ACM, (2013)Analytical SPICE-Compatible Model of Schottky-Barrier-Type GNRFETs With Performance Analysis., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 650-663 (2016)Fast large-scale optimal power flow analysis for smart grid through network reduction., und . ASP-DAC, Seite 373-378. IEEE, (2014)Flexible transition metal dichalcogenide field-effect transistors: A circuit-level simulation study of delay and power under bending, process variation, and scaling., , und . ASP-DAC, Seite 761-768. IEEE, (2016)High-level synthesis with behavioral level multi-cycle path analysis., , , , und . FPL, Seite 1-8. IEEE, (2013)