Autor der Publikation

A design-space exploration for allocating security tasks in multicore real-time systems.

, , , und . DATE, Seite 225-230. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

HopliteBuf: FPGA NoCs with Provably Stall-Free FIFOs., , , und . FPGA, Seite 222-231. ACM, (2019)A composable worst case latency analysis for multi-rank DRAM devices under open row policy., , und . Real Time Syst., 52 (6): 761-807 (2016)A Tight Holistic Memory Latency Bound Through Coordinated Management of Memory Resources., , , , und . ECRTS, Volume 262 von LIPIcs, Seite 17:1-17:25. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2023)A Requests Bundling DRAM Controller for Mixed-Criticality Systems., und . RTAS, Seite 247-258. IEEE Computer Society, (2017)Memory Servers for Multicore Systems., und . RTAS, Seite 97-108. IEEE Computer Society, (2016)A design-space exploration for allocating security tasks in multicore real-time systems., , , und . DATE, Seite 225-230. IEEE, (2018)ASIIST: Application Specific I/O Integration Support Tool for Real-Time Bus Architecture Designs., , , und . ICECCS, Seite 11-22. IEEE Computer Society, (2009)Toward the Predictable Integration of Real-Time COTS Based Systems., und . RTSS, Seite 73-82. IEEE Computer Society, (2007)A Slot-Based Real-Time Scheduling Algorithm for Concurrent Transactions in NoC., , und . RTCSA (1), Seite 329-338. IEEE Computer Society, (2011)Worst-case latency analysis for the versal NoC network packet switch., , und . NOCS, Seite 55-60. ACM, (2021)