( en | de | ru )

 

Disambiguierung von "Kumar, Vinay B. Y."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Lightweight Forth Programmable NoCs.

, , , und . VLSID, Seite 368-373. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vinay Kumar

Vinay Kumar Aggarwal

Vinay Suryaprakash

Vinay Bettadapura

Vinay Vijayakumar

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Duplication Based Countermeasure to Statistical Ineffective Fault Analysis., , , , , und . ACISP, Volume 12248 von Lecture Notes in Computer Science, Seite 525-542. Springer, (2020)Recruiting Fault Tolerance Techniques for Microprocessor Security., , , , , und . ATS, Seite 80-85. IEEE, (2019)Towards Designing a Secure RISC-V System-on-Chip: ITUS., , , , , , und . J. Hardw. Syst. Secur., 4 (4): 329-342 (2020)FPGA-based implementation of M4RM for matrix multiplication over GF(2)., , und . VDAT, Seite 1-2. IEEE, (2014)Feeding Three Birds With One Scone: A Generic Duplication Based Countermeasure To Fault Attacks., , , , und . DATE, Seite 561-564. IEEE, (2021)Projective Geometry and precedence constraint based application mapping on multicore network-on-chip systems., , , und . VLSI-DAT, Seite 1-4. IEEE, (2014)Post-Quantum Secure Boot., , , , , und . DATE, Seite 1582-1585. IEEE, (2020)Storage-allocation to sequential structures in High-Level Synthesis-assisted prototyping., , und . ICCD, Seite 464-469. IEEE Computer Society, (2014)ITUS: A Secure RISC-V System-on-Chip., , , und . SoCC, Seite 418-423. IEEE, (2019)Secure Your SoC: Building System-an-Chip Designs for Security., , , , , , und . SoCC, Seite 248-253. IEEE, (2020)