( en | de | ru )

 

Disambiguierung von "Kotásek, Zdenek"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Triple modular redundancy used in field programmable neural networks.

, , und . EWDTS, Seite 1-6. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zdenek Filip

Zdenek Cerman

Zdenek Cerny

Zdenek amrda

Zdenek Por

 

Weitere Publikationen von Autoren mit dem selben Namen

The Identification of registers in RTL Structures for the Test Application., , und . ISoLA (Preliminary proceedings), Volume TR-2004-6 von Technical Report, Seite 317-319. Department of Computer Science, University of Cyprus, (2004)Automated Functional Verification of Application Specific Instruction-set Processors., , , und . IESS, Volume 403 von IFIP Advances in Information and Communication Technology, Seite 128-138. Springer, (2013)Testability analysis based on the identification of testable blocks with predefined properties., , und . Microprocess. Microsystems, 32 (5-6): 296-302 (2008)Fault tolerant Field Programmable Neural Networks., , und . NORCAS, Seite 1-4. IEEE, (2015)Fault Tolerance Properties of Systems Generated with the Use of High-Level Synthesis., , und . EWDTS, Seite 1-7. IEEE, (2018)Automation and Optimization of Coverage-driven Verification., und . DSD, Seite 87-94. IEEE Computer Society, (2015)Multidimensional Pareto Frontiers Intersection Determination and Processor Optimization Case Study., , , , , und . DSD, Seite 597-600. IEEE, (2019)A Probabilistic Context-Free Grammar Based Random Test Program Generation., und . DSD, Seite 356-359. IEEE Computer Society, (2017)Generic partial dynamic reconfiguration controller for transient and permanent fault mitigation in fault tolerant systems implemented into FPGA., und . DDECS, Seite 171-174. IEEE Computer Society, (2014)HLS-based fault tolerance approach for SRAM-based FPGAs., , , und . FPT, Seite 301-302. IEEE, (2016)