( en | de | ru )

 

Disambiguierung von "Donato, Marco"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MASR: A Modular Accelerator for Sparse RNNs.

, , , , , , , und . PACT, Seite 1-14. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jessica Donato

Donato Acocella

Donato Petito

Monika Marcotty

Johannes Marcour

 

Weitere Publikationen von Autoren mit dem selben Namen

NVMExplorer: A Framework for Cross-Stack Comparisons of Embedded Non-Volatile Memories., , , , , und . HPCA, Seite 938-956. IEEE, (2022)A Scalable Bayesian Inference Accelerator for Unsupervised Learning., , , , , , , und . Hot Chips Symposium, Seite 1-27. IEEE, (2020)A noise-immune sub-threshold circuit design based on selective use of Schmitt-trigger logic., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 39-44. ACM, (2012)NVMExplorer: A Framework for Cross-Stack Comparisons of Embedded Non-Volatile Memories., , , , , und . CoRR, (2021)A Simulation Framework for Analyzing Transient Effects Due to Thermal Noise in Sub-Threshold Circuits., , , und . ACM Great Lakes Symposium on VLSI, Seite 45-50. ACM, (2015)A 16nm 25mm2 SoC with a 54.5x Flexibility-Efficiency Range from Dual-Core Arm Cortex-A53 to eFPGA and Cache-Coherent Accelerators., , , , , , , , , und . VLSI Circuits, Seite 34-. IEEE, (2019)MaxNVM: Maximizing DNN Storage Density and Inference Efficiency with Sparse Encoding and Error Mitigation., , , , , , und . MICRO, Seite 769-781. ACM, (2019)A 3mm2 Programmable Bayesian Inference Accelerator for Unsupervised Machine Perception using Parallel Gibbs Sampling in 16nm., , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference., , , , , , , , , und 1 andere Autor(en). MICRO, Seite 830-844. ACM, (2021)9.8 A 25mm2 SoC for IoT Devices with 18ms Noise-Robust Speech-to-Text Latency via Bayesian Speech Denoising and Attention-Based Sequence-to-Sequence DNN Speech Recognition in 16nm FinFET., , , , , , , , , und . ISSCC, Seite 158-160. IEEE, (2021)