Autor der Publikation

An 8-GHz Octa-Phase Clock Corrector with Phase and Duty-Cycle Correction in 40-nm CMOS.

, , , , und . MWSCAS, Seite 1005-1009. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 14-28 Gb/s Reference-less Baud-rate CDR with Integrator-based Stochastic Phase and Frequency Detector., , , und . ISCAS, Seite 1-5. IEEE, (2023)6.5 A 6.4-to-32Gb/s 0.96pJ/b Referenceless CDR Employing ML-Inspired Stochastic Phase-Frequency Detection Technique in 40nm CMOS., , , und . ISSCC, Seite 124-126. IEEE, (2020)A 50-Gb/s PAM-4 Receiver With Adaptive Phase-Shifting CDR in 28-nm CMOS., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 71 (8): 3550-3560 (August 2024)0.37-pJ/b/dB PAM-4 Transmitter and Adaptive Receiver with Fixed Data and Threshold Levels for 12-m Automotive Camera Link., , , , , , und . ESSCIRC, Seite 475-478. IEEE, (2021)A Stochastic Variable Gain Amplifier Adaptation for PAM-4 signaling., , , und . ISOCC, Seite 49-50. IEEE, (2021)0.41-pJ/b/dB Asymmetric Simultaneous Bidirectional Transceivers With PAM-4 Forward and PAM-2 Back Channels for 5-m Automotive Camera Link., , , , , und . VLSI Technology and Circuits, Seite 30-31. IEEE, (2022)A Sequential Two-step Algorithm For DC Offset Cancellation of PAM-4 Receiver., , , und . ISOCC, Seite 379-380. IEEE, (2021)An 8-GHz Octa-Phase Clock Corrector with Phase and Duty-Cycle Correction in 40-nm CMOS., , , , und . MWSCAS, Seite 1005-1009. IEEE, (2023)