( en | de | ru )

 

Disambiguierung von "Ishibashi, Koichiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-Accuracy and Long-Range Energy Harvesting Beat Sensor with LoRa.

, und . IEEE SENSORS, Seite 1-4. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koichiro Agata

Hiromi Ishibashi

Koichiro Iwata

Tomoko Ishibashi

Rogerio Ishibashi

 

Weitere Publikationen von Autoren mit dem selben Namen

Energy-aware receiver-driven medium access control protocol for wireless energy-harvesting sensor networks., , , , und . CCNC, Seite 1-6. IEEE, (2018)Implementation of condition-aware receiver-initiated MAC protocol to realize energy-harvesting wireless sensor networks., , , , und . CCNC, Seite 1-3. IEEE, (2018)A 300-MHz 4-Mb wave-pipeline CMOS SRAM using a multiphase PLL., , , , , , , , und . IEEE J. Solid State Circuits, 30 (11): 1189-1195 (November 1995)Substrate-noise and random-fluctuations reduction with self-adjusted forward body bias., , , , , , und . CICC, Seite 35-38. IEEE, (2005)Worst-case analysis to obtain stable read/write DC margin of high density 6T-SRAM-array with local Vth variability., , , , , , , , und . ICCAD, Seite 398-405. IEEE Computer Society, (2005)Non-contact acquisition of respiration and heart rates using Doppler radar with time domain peak-detection algorithm., , und . EMBC, Seite 2847-2850. IEEE, (2017)On-chip resonant supply noise reduction utilizing switched parasitic capacitors of sleep blocks with tri-mode power gating structure., , , , , und . ESSCIRC, Seite 183-186. IEEE, (2011)Low-power enhanced temperature beat sensor with longer communication distance by data-recovery algorithm., , und . IEEE SENSORS, Seite 1-3. IEEE, (2017)A 1-V, 100-MHz, 10-mW cache using a separated bit-line memory hierarchy architecture and domino tag comparators., , , , , , , und . IEEE J. Solid State Circuits, 31 (11): 1618-1624 (1996)Offset calibrating comparator array for 1.2-V, 6bit, 4-Gsample/s flash ADCs using 0.13μm generic CMOS technology., , , , und . ESSCIRC, Seite 711-714. IEEE, (2003)