( en | de | ru )

 

Disambiguierung von "Dhong, Sang H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Challenges at 45nm and beyond.

, , , , und . ICCAD, Seite 7. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sang-H Sin

Bernd Sang

Jürgen Sang

Sibylle Sang

H -H Kaatz

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-noise TTL-compatible CMOS off-chip driver circuit., , , und . IBM J. Res. Dev., 39 (1-2): 105-112 (1995)A 1.0-GHz single-issue 64-bit powerPC integer processor., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 33 (11): 1600-1608 (1998)Prospective for nanowire transistors., und . CICC, Seite 1-8. IEEE, (2013)A HKMG 28nm 1GHz fully-pipelined tile-able 1MB embedded SRAM IP with 1.39mm2 per MB., , , , , , und . CICC, Seite 1-4. IEEE, (2013)Custom 6-R, 2- or 4-W multi-port register files in an ASIC SOC with a DVFS window of 0.5 V, 130 MHz to 0.96 V, 3.2 GHz in a 28-nm HKMG CMOS technology., , , , , , , , und . CICC, Seite 1-3. IEEE, (2015)Cell Broadband Engine Processor Design Methodology., , , , , , , , und . CICC, Seite 711-716. IEEE, (2007)The circuit design of the synergistic processor element of a CELL processor., , , , , , , , , und 3 andere Autor(en). ICCAD, Seite 111-117. IEEE Computer Society, (2005)A 690 ps read-access latency register file for a GHz integer microprocessor., , , , und . ICCD, Seite 6-10. IEEE Computer Society, (1998)A 0.42V Vccmin ASIC-compatible pulse-latch solution as a replacement for a traditional master-slave flip-flop in a digital SOC., , , , , , , und . CICC, Seite 1-4. IEEE, (2014)A 64Kb - 32 DRAM for graphics applications., , , und . IBM J. Res. Dev., 39 (1-2): 43-50 (1995)