Autor der Publikation

A 9-bit, 1.08ps resolution two-step time-to-digital converter in 65 nm CMOS for time-mode ADC.

, , , und . APCCAS, Seite 348-351. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic state-retention flip flop for fine-grained sleep-transistor scheme., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 145-148. IEEE, (2005)A 90-nm CMOS Low-Power GSM/EDGE Multimedia-Enhanced Baseband Processor With 380-MHz ARM926 Core and Mixed-Signal Extensions., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 134-144 (2007)Single Supply Voltage High-Speed Semi-dynamic Level-Converting Flip-Flop with Low Power and Area Consumption., , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 392-401. Springer, (2004)Making adiabatic circuits attractive for todays VLSI industry by multi-mode operation-adiabatic mode circuits., , , , und . Conf. Computing Frontiers, Seite 414-420. ACM, (2005)Impact of process parameter variations on the energy dissipation in adiabatic logic., , , , , und . ECCTD, Seite 429-432. IEEE, (2005)A Local Passive Time Interpolation Concept for Variation-Tolerant High-Resolution Time-to-Digital Conversion., , , , , und . IEEE J. Solid State Circuits, 43 (7): 1666-1676 (2008)A 90nm CMOS low-power GSM/EDGE multimedia-enhanced baseband processor with 380MHz ARM9 and mixed-signal extensions., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 952-961. IEEE, (2006)Digitalization of mixed-signal functionality in nanometer technologies.. ICCAD, Seite 252-255. IEEE, (2010)Adaptive circuit block model for power supply noise analysis of low power system-on-chip., , , , , und . SoC, Seite 13-18. IEEE, (2009)Variation tolerant high resolution and low latency time-to-digital converter., , , , , und . ESSCIRC, Seite 194-197. IEEE, (2007)