( en | de | ru )

 

Disambiguierung von "Motomura, Masato"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations.

, , , , , , und . MCSoC, Seite 478-485. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masato Ishizaki

Masato Ikuta

Daniele Masato

 

Weitere Publikationen von Autoren mit dem selben Namen

An Embedded DRAM-FPGA Chip with Instantaneous Logic Reconfiguration., , , , und . FCCM, Seite 264-266. IEEE Computer Society, (1998)Hardware-oriented stereo vision algorithm based on 1-D guided filtering and its FPGA implementation., , , , , , , , , und 1 andere Autor(en). ICECS, Seite 169-172. IEEE, (2013)Advanced Devices and Architectures., , und . Principles and Structures of FPGAs, Springer, (2018)Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner., , , , , , und . HCS, Seite 1-21. IEEE, (2021)Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)Decision Forest Training Accelerator Based on Binary Feature Decomposition., , , , , , und . FCCM, Seite 215. IEEE, (2023)A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations., , , , , , und . MCSoC, Seite 478-485. IEEE, (2023)F3: Beyond the horizon of conventional computing: From deep learning to neuromorphic systems., , , , , und . ISSCC, Seite 506-508. IEEE, (2017)Foreword., und . VLSI Circuits, Seite 1-2. IEEE, (2016)Motion-vector estimation and cognitive classification on an image sensor/processor 3D stacked system featuring ThruChip interfaces., , , , , , und . ESSCIRC, Seite 105-108. IEEE, (2016)