( en | de | ru )

 

Disambiguierung von "Bandyopadhyay, Subir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Methodology for Testing Arbitrary Bilateral Bit-Level Systolic Arrays.

, , und . VLSI Design, 4 (3): 257-269 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Saurav Bandyopadhyay

Mahuya Bandyopadhyay

Günter Subirge

Mainak Bandyopadhyay

Prosanta Kumar Bandyopadhyay

 

Weitere Publikationen von Autoren mit dem selben Namen

Approximation algorithms for traffic routing in wavelength routed WDM networks., , und . BROADNETS, Seite 25-32. IEEE, (2005)Characterization of Unate Cascade Realizability Using Parameters., , und . IEEE Trans. Computers, 24 (2): 218-219 (1975)Strategies for Traffic Grooming over Logical Topologies., , und . ISPA, Volume 4742 von Lecture Notes in Computer Science, Seite 797-808. Springer, (2007)An optimal and a heuristic algorithm for solving the route and spectrum allocation problem in OFDM networks., , , und . Photonic Netw. Commun., 30 (2): 280-289 (2015)On survivable traffic grooming over logical topologies in WDM mesh networks., , , und . BROADNETS, Seite 184-190. IEEE, (2008)Fault-Tolerant Design of Wireless Sensor Networks with Directional Antennas., , und . ICDCN, Volume 7730 von Lecture Notes in Computer Science, Seite 133-147. Springer, (2013)A New Architecture for Hierarchical Sensor Networks with Mobile Data Collectors., , , und . ICDCN, Volume 5935 von Lecture Notes in Computer Science, Seite 116-127. Springer, (2010)Energy Aware Trajectory Computation of Mobile Data Collectors in Hierarchical Sensor Networks., , , , und . ICC, Seite 1-6. IEEE, (2010)Logical Topology Design for WDM Networks Using Survivable Routing., , und . ICC, Seite 2471-2476. IEEE, (2006)A Method for Synthesizing Area Efficient Multilevel PTL Circuits., , und . VLSI Design, Seite 516-519. IEEE Computer Society, (1997)