Autor der Publikation

High-throughput Block Turbo Decoding: From Full-parallel Architecture to FPGA Prototyping.

, , , und . J. Signal Process. Syst., 57 (3): 349-361 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-complexity soft-decision decoding architecture for the binary extended Golay code., und . ICECS, Seite 705-708. IEEE, (2012)How we implemented block turbo codes?, , und . Ann. des Télécommunications, 56 (7-8): 447-454 (2001)Design of an Efficient Maximum Likelihood Soft Decoder for Systematic Short Block Codes., , und . IEEE Trans. Signal Process., 60 (7): 3914-3919 (2012)Turbo Product Code Decoder Without Interleaving Resource: From Parallelism Exploration to High Efficiency Architecture., , , , und . J. Signal Process. Syst., 64 (1): 17-29 (2011)Architecture de turbo-décodeur en blocs entièrement parallèle pour la transmission de données au-delà du Gbit/s., , und . Ann. des Télécommunications, 62 (1-2): 214-239 (2007)Towards Gb/s turbo decoding of product code onto an FPGA device., , , und . ISCAS, Seite 909-912. IEEE, (2007)Turbo-decoder synchronisation procedure: application to the CAS5093 integrated circuit., , und . ICECS, Seite 168-171. IEEE, (1996)Design and performance of a product code turbo encoding-decoding prototype., , und . Ann. des Télécommunications, 54 (3-4): 214-219 (1999)A Turbo Decoder Included in a Multi-User Detector: A Solution to be Retained., , , und . Int. J. Commun. Netw. Syst. Sci., 3 (10): 826-834 (2010)Block turbo codes: towards implementation., und . ICECS, Seite 1219-1222. IEEE, (2001)