( en | de | ru )

 

Disambiguierung von "Giraud, Bastien"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Prospects for energy-efficient edge computing with integrated HfO2-based ferroelectric devices.

, , , , , , , , , , , und . VLSI-SoC, Seite 180-183. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Volker Giraud

Reinhard Giraud

Bastien Clausse

Bastien Pietropaoli

Xavier Giraud

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-wide voltage range designs in fully-depleted silicon-on-insulator FETs., , , , , , , , , und 10 andere Autor(en). DATE, Seite 613-618. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Benefits of Design Assist Techniques on Performances and Reliability of a RRAM Macro., , , , , , , , , und 9 andere Autor(en). IMW, Seite 1-4. IEEE, (2023)Smart instruction codes for in-memory computing architectures compatible with standard SRAM interfaces., , , , und . DATE, Seite 1634-1639. IEEE, (2018)Binary Linear ECCs Optimized for Bit Inversion in Memories with Asymmetric Error Probabilities., , und . DATE, Seite 298-301. IEEE, (2020)Storage Class Memory with Computing Row Buffer: A Design Space Exploration., , , , , , , , , und . DATE, Seite 1-6. IEEE, (2021)Capacitor based SneakPath compensation circuit for transistor-less ReRAM architectures., , , , und . NANOARCH, Seite 7-12. ACM, (2016)High density emerging resistive memories: What are the limits?, , , , und . LASCAS, Seite 1-4. IEEE, (2017)A Novel Design Technique for Enhanced Security and New Applications of Ferroelectric-Based Non-Volatile SRAM., , , , , , und . VLSI-SoC, Seite 1-6. IEEE, (2024)A Dataset Generation Toolbox for Dynamic Security Assessment: On the Role of the Security Boundary., , , , und . CoRR, (Januar 2025)Read Stability and Write Ability Tradeoff for 6T SRAM Cells in Double-Gate CMOS., und . DELTA, Seite 201-204. IEEE Computer Society, (2008)