Autor der Publikation

NASA: Neural Architecture Search and Acceleration for Hardware Inspired Hybrid Networks.

, , , , und . ICCAD, Seite 58:1-58:9. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low complexity, high speed decoder architecture for quasi-cyclic LDPC codes., und . ISCAS (6), Seite 5786-5789. IEEE, (2005)Memory-reduced MAP decoding for double-binary convolutional Turbo code., , und . ISCAS, Seite 469-472. IEEE, (2010)A lightweight face detector by integrating the convolutional neural network with the image pyramid., , , und . Pattern Recognit. Lett., (2020)Generalized Hyperbolic CORDIC and Its Logarithmic and Exponential Computation With Arbitrary Fixed Base., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (9): 2156-2169 (2019)FACCU: Enable Fast Accumulation for High-Speed DSP Systems., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (12): 4634-4638 (2022)Hardware Accelerator Design for Sparse DNN Inference and Training: A Tutorial., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (3): 1708-1714 (März 2024)Design Light-weight 3D Convolutional Networks for Video Recognition Temporal Residual, Fully Separable Block, and Fast Algorithm., , und . CoRR, (2019)Automatic Generation of Dynamic Inference Architecture for Deep Neural Networks., , , , und . SiPS, Seite 117-122. IEEE, (2021)Segmented successive cancellation list polar decoding with joint BCH-CRC codes., , , , und . ACSSC, Seite 1509-1513. IEEE, (2017)A Precision-Scalable Energy-Efficient Convolutional Neural Network Accelerator., , und . IEEE Trans. Circuits Syst., 67-I (10): 3484-3497 (2020)