( en | de | ru )

 

Disambiguierung von "Kochte, Michael A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-level timing simulation on GPUs.

, , und . ASP-DAC, Seite 470-475. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Eckhard Artur Kochte

Barbara Kochte-Clemens

Michael A Linseis

Michael A Meer

-Michael A Scherer

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient BDD-based Fault Simulation in Presence of Unknown Values., , , , und . Asian Test Symposium, Seite 383-388. IEEE Computer Society, (2011)Autonomous Testing for 3D-ICs with IEEE Std. 1687., , , und . ATS, Seite 215-220. IEEE Computer Society, (2016)Test Set Stripping Limiting the Maximum Number of Specified Bits., , , und . DELTA, Seite 581-586. IEEE Computer Society, (2008)Variation-Aware Small Delay Fault Diagnosis on Compressed Test Responses., , , , und . ITC, Seite 1-10. IEEE, (2019)Built-In Test for Hidden Delay Faults., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (10): 1956-1968 (2019)Optimized Selection of Frequencies for Faster-Than-at-Speed Test., , , , , und . ATS, Seite 109-114. IEEE Computer Society, (2015)Concurrent Self-Test with Partially Specified Patterns for Low Test Latency and Overhead., , und . ETS, Seite 53-58. IEEE Computer Society, (2009)Efficient fault simulation on many-core processors., , , und . DAC, Seite 380-385. ACM, (2010)Power-aware test generation with guaranteed launch safety for at-speed scan testing., , , , , , , und . VTS, Seite 166-171. IEEE Computer Society, (2011)An on-chip self-test architecture with test patterns recorded in scan chains., , und . ITC, Seite 1-10. IEEE, (2016)