( en | de | ru )

 

Disambiguierung von "Benini, Luca"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PULP-TrainLib: Enabling On-Device Training for RISC-V Multi-core MCUs Through Performance-Driven Autotuning.

, , , , , und . SAMOS, Volume 13511 von Lecture Notes in Computer Science, Seite 200-216. Springer, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anke Benini

Jochen Benini

Aldo Albert Benini

Luca Rizzini

Luca Tranchini

 

Weitere Publikationen von Autoren mit dem selben Namen

Virtual Simulation of Distributed IP-based Designs., , und . DAC, Seite 50-55. ACM Press, (1999)Origami: A 803-GOp/s/W Convolutional Network Accelerator., und . IEEE Trans. Circuits Syst. Video Techn., 27 (11): 2461-2475 (2017)CAS-CNN: A deep convolutional neural network for image compression artifact suppression., , und . IJCNN, Seite 752-759. IEEE, (2017)Genetic Fitting: Evolutionary Search of Optimal Approximations for Discrete Functions. Genetic Algorithms and Genetic Programming at Stanford 1995, Stanford Bookstore, Stanford, California, 94305-3079 USA, (11 December 1995)Temporal Discharge Current Driven Clustering for Improved Leakage Power Reduction in Row-Based Power-Gating., , , , und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 42-51. Springer, (2008)05141 Abstracts Collection - Power-aware Computing Systems., , , und . Power-aware Computing Systems, Volume 05141 von Dagstuhl Seminar Proceedings, Internationales Begegnungs- und Forschungszentrum für Informatik (IBFI), Schloss Dagstuhl, Germany, (2005)Rule-Based Thermal Anomaly Detection for Tier-0 HPC Systems., , , und . ISC Workshops, Volume 13387 von Lecture Notes in Computer Science, Seite 262-276. Springer, (2022)Delay-sensitive power estimation at the register-transfer level., , , und . ICECS, Seite 1031-1034. IEEE, (2001)3D-LIN: A configurable low-latency interconnect for multi-core clusters with 3D stacked L1 memory., , , , und . VLSI-SoC, Seite 30-35. IEEE, (2012)Design for Testability of Gated-Clock FSMs., , und . ED&TC, Seite 589-597. IEEE Computer Society, (1996)