( en | de | ru )

 

Disambiguierung von "Xie, Yufeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3D RRAM Using a Stackable Multi-Layer 1TXR Cell.

, , , , , , und . IEICE Trans. Electron., 93-C (12): 1692-1699 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yufeng Huang

Yufeng Su

Yufeng Guo

Yufeng Kou

Yufeng Wan

 

Weitere Publikationen von Autoren mit dem selben Namen

A BIST scheme for high-speed Gain Cell eDRAM., , , und . ASICON, Seite 244-247. IEEE, (2011)A Semi-Floating Gate Transistors In-Memory Computing design with 40.14 TOPS/W for matrix-multiplication with frequently updated weight., , , , , , , und . ASICON, Seite 1-4. IEEE, (2021)Multi-task Learning Model based on Multiple Characteristics and Multiple Interests for CTR prediction., , , , und . DSC, Seite 1-7. IEEE, (2022)GCFP-ACIM: A 40nm 4.74TFLOPS/W General Complex Float-Point Analog Compute-in-Memory with Adaptive Power-Saving for HDR Signal Processing Applications., , , , , , , , , und 2 andere Autor(en). A-SSCC, Seite 1-3. IEEE, (2023)A 3D RRAM Using a Stackable Multi-Layer 1TXR Cell., , , , , , und . IEICE Trans. Electron., 93-C (12): 1692-1699 (2010)Weighted Failure Probability Calculation of Overhead Distribution Line in Random Wind Field., , , , , und . SSCI, Seite 968-975. IEEE, (2020)A 40nm 150 TOPS/W High Row-Parallel MRAM Compute-in-Memory Macro with Series 3T1MTJ Bitcell for MAC Operation., , , , , und . ISCAS, Seite 1-5. IEEE, (2023)Self-Supervised Reinforcement Learning for Out-of-Distribution Recovery via Auxiliary Reward., , , und . ICASSP, Seite 7725-7729. IEEE, (2024)TransFoxMol: predicting molecular property with focused attention., , , , , , , , , und 5 andere Autor(en). Briefings Bioinform., (September 2023)Novel RRAM programming technology for instant-on and high-security FPGAs., , , , , und . ASICON, Seite 291-294. IEEE, (2011)