Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A High-Performance and Energy-Efficient Virtually Tagged Stack Cache Architecture for Multi-core Environments., , , und . HPCC, Seite 58-67. IEEE, (2011)Dynamic Adjustment of Test-Sequence Duration for Increasing the Functional Coverage., , , und . IVSW, Seite 61-66. IEEE, (2019)Switch folding: network-on-chip routers with time-multiplexed output ports., , , und . DATE, Seite 344-349. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Toward efficient check-pointing and rollback under on-demand SBST in chip multi-processors., , und . IOLTS, Seite 110-115. IEEE, (2015)Variation-aware task allocation and scheduling for MPSoC., , , , und . ICCAD, Seite 598-603. IEEE Computer Society, (2007)Fast Estimations of Failure Probability Over Long Time Spans., , , , , , , , und . NANOARCH, Seite 1-6. ACM, (2018)2D Error Correction for F/F based Arrays using In-Situ Real-Time Error Detection (RTD)., , , , , , und . DFT, Seite 1-4. IEEE, (2020)ElastiNoC: A self-testable distributed VC-based Network-on-Chip architecture., , , , und . NOCS, Seite 135-142. IEEE, (2014)An Online and Real-Time Fault Detection and Localization Mechanism for Network-on-Chip Architectures., , , , , , und . ACM Trans. Archit. Code Optim., 13 (2): 22:1-22:26 (2016)BlackOut: Enabling fine-grained power gating of buffers in Network-on-Chip routers., , , , , und . J. Parallel Distributed Comput., (2017)