( en | de | ru )

 

Disambiguierung von "Zhang, Zhiru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Special Session: Machine Learning for Embedded System Design.

, , , , , , , , , , und . CODES+ISSS, Seite 28-37. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhiru Shi

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Xianghui Zhang

Le Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture and synthesis for multi-cycle on-chip communication., , , , und . CODES+ISSS, Seite 77-78. ACM, (2003)Architecture and Synthesis for Area-Efficient Pipelining of Irregular Loop Nests., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (11): 1817-1830 (2017)A reconfigurable analog substrate for highly efficient maximum flow computation., und . DAC, Seite 17:1-17:6. ACM, (2015)An efficient and versatile scheduling algorithm based on SDC formulation., und . DAC, Seite 433-438. ACM, (2006)Mapping-Aware Constrained Scheduling for LUT-Based FPGAs., , , und . FPGA, Seite 190-199. ACM, (2015)Application-specific instruction generation for configurable processor architectures., , , und . FPGA, Seite 183-189. ACM, (2004)LAMDA: Learning-Assisted Multi-stage Autotuning for FPGA Design Closure., , , , und . FCCM, Seite 74-77. IEEE, (2019)Special Session: Machine Learning for Embedded System Design., , , , , , , , , und 1 andere Autor(en). CODES+ISSS, Seite 28-37. IEEE, (2023)Layout Symmetry Annotation for Analog Circuits with Graph Neural Networks., , , , , und . ASP-DAC, Seite 152-157. ACM, (2021)Enabling adaptive loop pipelining in high-level synthesis., , , und . ACSSC, Seite 131-135. IEEE, (2017)